00问答网
所有问题
当前搜索:
用74138译码器实现全加器
一片74LS253和一片74LS04
实现
一位二进制
全加器
功能电路请附上逻辑电路...
答:
全加器
真值表:00000;00110;01010;01101;10010;10101;11001;11111;故有Si和Ci的表达式分别为:Si=A’B’C+A’BC’+AB’C’+ABCCi=A’BC+AB’C+ABC’+ABC故
74138
的连接图为:下面的地址输入端:A2、A1、A0分别接全加器的三个输入信号:Ai、Bi、Ci-1;下面的使能信号端:S1接...
如何
使用
集成
译码器
74LS138设计一个三人表决器???帮忙画出电路图...
答:
或门的输出作为
加法器
的进位输出。即完成了加法器的设计。回过头来分析:当加法器的输入分别为:a=1,b=0,ci=1时。对应3-8
译码器
的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足
全加器
的功能,举其他的例子也一样,所以,设计...
<涓婁竴椤
1
2
8
其他人还搜