第1个回答 2022-11-16
真值表：
ABCD Y
0000 0
0001 1
0010 1
0011 0
0100 1
0101 0
0110 0
0111 1
1000 1
1001 0
1010 0
1011 1
1100 0
1101 1
1110 1
1111 0
表达式：
Y＝A’B’C’D＋A’B’CD’＋A’BC’D’＋AB’C’D’＋ABCD’＋ABC’D＋AB’CD＋A’BCD，
连接图：
74151的端子A2、A1、A0分别接A、B、C，
74151的端子D0、D3、D5、D6接D，D1、D2、D4、D7接D’，
74151的输出端为Y。
扩展资料：
在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。
与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。
组合逻辑电路的分析分以下几个步骤：
（1）有给定的逻辑电路图，写出输出端的逻辑表达式；
（2）列出真值表；
（3）通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进。
参考资料来源：百度百科-逻辑电路
相似回答