第1个回答 2014-02-21
第2个回答 推荐于2016-01-27
1
．实验目的
1)
熟悉数据分配器和译码器的工作原理与逻辑功能。
2)
掌握数据分配器和译码器的使用
2
．理论准备
1)
具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，
将具有特定意义的二进
制码进行辨别，并转换成控制信号。按用途来分，译码器大体上有以下
3
类：
（
1
）
变量译码器；
（
2
）
码制变换译码器；
（
3
）
显示译码器。
2)
数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。
它在选择控制信号的作用下，
能从多个输入数据中选择某一个数据作为输出。
常见的数据
选择器有以下
5
种：
（
4
）
4
位
2
通道选
1
数据选择器；
（
5
）
4
通道选
1
数据选择器；
（
6
）
无“使能”端双
4
通道选
1
数据选择器；
（
7
）
具有“使能”端的互补输出地单
8
选
1
数据选择器。
3
．实验内容
1)
3
线
-8
线译码器
(74138)
的功能测试
2)
用
3-8
译码器设计一位全减器
3)
用双
4
选
1
数据选择器
(74153)
设计一位全减器
提示说明：
①用译码器设计组合逻辑电路设计原理；
②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；
③双
4
选
1
数据选择器：
在控制信号的作用下，
从多通道数据输入端中选择某一通道的
数据输出
Y=[D0(A1
’
A0
’
)+D1(A1
’
A0)+D2(A1A0
’
)+D3(A1A0)].S
。
4
．设计过程
1
）用
3-8
译码器设计一位全减器。
嗯？这个怎么看呀。
本回答被提问者和网友采纳
相似回答