用VHDL写一个有七位(每个5bits)输入,三位控制信号的选择器。答:port map(A=>nS1,B=>nS2,C=>S3,D=>sel2);u3_and_nS1S2nS3: and3_abcport map(A=>nS1,B=>S2,C=>nS3,D=>sel3);u4_and_nS1S2S3: and3_abcport map(A=>nS1,B=>S2,C=>S3,D=>sel4);u5_and_S1nS2nS3: and3_abcport map(A=>S1,B=>nS2,C=>nS3,D=>sel5);u6_and_S1nS2S3: an...