00问答网
所有问题
当前搜索:
vhdl二维数组的定义和使用
vhdl语言
中的
数组如何定义和使用
?
答:
一维数组(又叫向量),直接
定义
,如: avariable SHUZU:std_logic_vector(3 downto 0);---shuzu是四位向量,变量 赋值:shuzu:="1111";shuzu(3):='1;
二维数组
:type matrix_type IS array (7 downto 0) of std_logic_vector (7 downto 0 signal matix : matrix_type; ---matix 是...
vhdl
程序中
如何定义二维数组
?要求存放40个数,每个数占16位?
答:
type array_type is (39 downto 0) of std_logic_vector(15 downto 0);signal array : array_type;这是
定义
40个16bit的数。如果你的40个数是又是5行8列的,可以这么写 type array_1type is (4 downto 0) of std_logic_vector(15 downto 0);type array_2type is (7 downto 0) o...
VHDL语言
,
如何定义二维数组
,急!!
答:
可以这样
定义
3×2的
二维数组
:type TableName is array (2 downto 0,1 downto 0) of STD_LOGIC;应用时:constant table:TableName:= (('0','1'),('0','1'),('0','1')) ;
在
VHDL中
怎样实现
二维数组
答:
二维数组A[m][n]可以视为由m个行向量组成的向量,或者是由n个列向量组成的向量
。 由于计算机的内存是一维的,多维数组的元素应排成线性序列后存入存储器。数组一般不做插入和删除操作,即结构中元素个数和元素间的关系不变。
如何
在
VHDL中定义
一个
数组
存放四个8位二进制数?
答:
声明一个
二维数组
,就可以将4个8位std_logic类型的值放在一个数组中了。
VHDL二维
数据
定义
输入输出端口
答:
VHDL
只支持一维
数组的
综合,不支持多维数组的综合。但是仿真是没有问题的。先声明一个自己的程序包,在这个程序包中用TYPE声明一种数组类型。然后在实体声明之前,用USE子句声明自己的程序包。这样在实体声明中就可以将端口声明为自己
定义的
数组类型了。
VHDL
里
二维数组的
赋值问题
答:
其次,你
的定义
是相互矛盾的,本身就有问题。你想:端口b是一个标准逻辑位矢量的类型,把它赋给一个
二维数组
w(x,y)类型,本身就违反了同型赋值的规则,是不可能实现的;正确的做法应该是:定义 type logicvector2 is array (natural range<>) of std_logic_vector(0 to 31);signal w: logic...
VHDL
输出一个
二维
矩阵,实体应该
怎么
写?
答:
vhdl语言
没有直接输出
二维数组的
功能吧!我有个想法,就是先把二维数组分成多个一维数组,比如说二维数组array,看成是n个一维数组st0,st1,st2,,,stn的叠加,其中n就代表二维数组的行数 然后再用个type array is (st0,st1,st2,,stn)把这个一维数组都包括进去。
VHDL
1*1
维数组怎么
理解
答:
VHDL中
1*1维数组实际上和
二维数组
差不多,只是一维数组把二维中的第二维数据当成了一个整体而已。主要的体现是在于
数组的
书写方式上。type mem1 array(0 to 3) of std_logic_vector(7 downto 0);这个语句
定义
的就是一维数组,里面只有四个变量array(0),array(1),array(2),array(3),然后每个...
VHDL
里的
二维数组怎么
调用某一行的数据?
答:
constant 改成signal 试试
1
2
涓嬩竴椤
其他人还搜
如何提高fpga二维数组的稳定性
vhdl数组初始化代码
vhdl实数数据类型
Verilog 数组赋初值
VHDL读取数组大小
VHDL可变大小数组
vhdl数据类型不同可以运算吗
vhdl中信号定义的位置
Verilog数组初始化