00问答网
所有问题
A <= B; if(B==1 && A==0) begin..... Verilog语言
上面的语句的意思是:在A的上升沿的时候执行begin后面的操作吗?
举报该问题
推荐答案 2016-06-07
你想要动态显示但是你从0~15的这些语句都是同时执行的,所以看不出动态你在每句之前加一个延迟就能看出动态了,希望对你有用
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://00.wendadaohang.com/zd/DTI0TrneDBjTZnrTBnB.html
相似回答
大家正在搜
相关问题
请教verilog的语句解析。assign a= (b=1)...
c语言中,a=-1,b=1;if((++a<0)&&!(b-...
if((a==1&&b==0)||(a==0&&b==1))...
下程序的输出结果是() main() {int a=-1,b...
verilog中a<=(b==1);是什么意思?
(!a==1)&&(!b==0),而a=2,b=3,第一个表...
main() { int a=-1,b=1,k; if((+...
Verilog语言 if 语句