观察计数器经过几个CP脉冲回到初始状态,则该计数器就是几进制计数器。
例如:
由如上输出波形图可以看出,该计数器经过6个CP脉冲以后,又回到了初始状态(Q0 Q1 Q2=0 0 0),故该计数器是六进制计数器。
使用技巧
1、简单的cnt计数
//Verilog
reg [31:0] cnt;
always @(posedge clk) cnt <= cnt+1;
这是一个简单的计数器,计数从0开始计数,计数范围0~2^32-1.
2、带有方向的cnt计数
//Verilog
reg [31:0] cnt = 100;
reg cnt_direction; // 0 计数器递减, 1 计数器递增
always @(posedge clk) cnt <= cnt_direction ? cnt+1 : cnt-1