用74ls74集成双D触发器设计一个两位二进制异步减计数器 请给出电路原理图····谢谢···

如题所述

见下图:

【补充】:

异步计数器(亦称波纹计数器,行波计数器):

组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。

分类:计数器按计数脉冲的输入方式可分为:同步计数器和异步计数器。

扩展资料:

工作过程如下:

1)CP=0时,与非门G3和G4封锁,其输出Q3=Q4=1,触发器的状态不变。同时,由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开,因此可接收输入信号D,Q5=D,Q6=Q5非=D非。

2)当CP由0变1时触发器翻转。这时G3和G4打开,它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非,Q4=Q6非=D。由基本RS触发器的逻辑功能可知,Q=Q3非=D。

3)触发器翻转后,在CP=1时输入信号被封锁。这是因为G3和G4打开后,它们的输出Q3和Q4的状态是互补的,即必定有一个是0,若Q3为0,则经G3输出至G5输入的反馈线将G5封锁,即封锁了D通往基本RS触发器的路径;

该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用,故该反馈线称为置1维持线,置0阻塞线。Q4为0时,将G3和G6封锁,D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用,称作置0维持线;

q4输出至G3输入的反馈线起到阻止触发器置1的作用,称为置1阻塞线。因此,该触发器常称为维持-阻塞触发器。

总之,该触发器是在CP正跳沿前接受输入信号,正跳沿时触发翻转,正跳沿后输入即被封锁,三步都是在正跳沿后完成,所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 /span>。由基本RS触发器的逻辑功能可知,Q=Q3非=D。

参考资料来源:百度百科-D触发器

温馨提示:答案为网友推荐,仅供参考
第1个回答  2019-09-03

异步计数器(亦称波纹计数器,行波计数器):

组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。

分类:计数器按计数脉冲的输入方式可分为:同步计数器和异步计数器。

实现方法:

1、同步计数器:实现是将计数脉冲引至所有的触发器的CP端,使应翻转的触发器能够同时的翻转;

2、异步计数器:实现是不将计数脉冲引至所有的触发器的CP端,而是将其它的触发器的输出引至其他的触发器的CP端,是不同时发生的。

特点:与同步计数器相比较,由于触发器不是共用同一个时钟源,触发器的翻转不能同时发生,所以工作速度慢。

扩展资料:

74ls74的工作原理:

SD和RD接至基本RS触发器的输入端,它们分别是预置和清零端,低电平有效。当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q=0,即触发器置1;当SD=1且RD=0时,触发器的状态为0,SD和RD通常又称为直接置1和置0端。

设它们均已加入了高电平,不影响电路的工作。工作过程如下:

1、CP=0时,与非门G3和G4封锁,其输出Q3=Q4=1,触发器的状态不变。同时,由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开,因此可接收输入信号D,Q5=D,Q6=Q5=D。

2、当CP由0变1时触发器翻转。这时G3和G4打开,它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D,Q4=Q6=D。由基本RS触发器的逻辑功能可知,Q=D。

参考资料来源:百度百科——74系列引脚图管脚图



本回答被网友采纳
第2个回答  推荐于2017-09-05

原理图如下:

【补充】:

异步计数器(亦称波纹计数器,行波计数器):

组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。

分类:计数器按计数脉冲的输入方式可分为:同步计数器和异步计数器。

实现方法:

(1)同步计数器:实现是将计数脉冲引至所有的触发器的CP端,使应翻转的触发器能够同时的翻转;

(2)异步计数器:实现是不将计数脉冲引至所有的触发器的CP端,而是将其它的触发器的输出引至其他的触发器的CP端,是不同时发生的。

特点:

与同步计数器相比较,由于触发器不是共用同一个时钟源,触发器的翻转不能同时发生,所以工作速度慢。

第3个回答  2012-04-24

见下图

本回答被提问者采纳
第4个回答  2019-12-21
用74ls74集成双D触发器设计一个两位二进制异步减计数器 请给出电路原理图····谢谢···
相似回答