CPLD未配置时的引脚状态是？

EPM240T100C5 未配置时引脚状态是高阻吗？？还是必须要配置一下？因为我这器件和一个单片机的总线挂在一起了不配置时会不会影响总线？

推荐答案 2012-10-17

Quartus的这个默认选项是:不用的管脚输出接地

建议重新配置一下为三态或输入，否则FPGA可能会在未用的管脚上有些许输出，因为FPGA运行时，内部用到的电路部分会在未用到的电路部分上有一个电磁耦合或者叫串扰，就好比两根靠近的电线上其中一根传输50MHz的信号，那当你测量另外一根时，也会发现有微弱的50MHz的信号一样。

主要的就是减小FPGA的EMI，降低FPGA的发射干扰，这样你的硬件出问题的风险就会降低。

补充：虽然默认的是输出接地，但要知道，它是通过综合布线后接到FPGA器件的GND上，如果未用的管脚很多，在其上的串扰就很多，那会对FPGA的GND产生影响的，比如说地电势改变，进而产生GND上有电势差，这都会影响信号的。

温馨提示：答案为网友推荐，仅供参考

当前网址：http://00.wendadaohang.com/zd/ZTjBjnjTr.html

其他回答

第1个回答推荐于2020-02-17

在QUARTUS2中配置为输入三态，否则就算不接单片机CPLD也可能很热追问

刚接触这东西不久参考了很多别人的原理图看到有的图把39脚和88脚上拉到3.3V 37脚和90脚通过一个电阻下拉到地这是做什么用的呢？如果不接这几个电阻不行吗？？

追答

晕，39和88，,90不都是普通IO口管脚么？

追问

就这图看手册里写的这四个脚好像有专用的功能其中有个叫DEV_OE 这个不用理会么？这四个脚在芯片内部的构造和其它脚都是一模一样的么？

追答

图上39,88,90都是普通IO，43,44才是复用管脚，你看的手册不是240T100C5？DEV_OE 是三态复用管脚，DEV_CLRn是寄存器清零复用管脚，可以再QUARTUS 2中设置是作普通IO还是特殊管脚，你找相关书籍看看吧。
图中管脚的上拉下拉以我的认识只是给IO口固定的输入电平，没其他作用，也许认识是错的，仅供你参考。

本回答被提问者采纳

第2个回答 2012-10-09

在quartus中配置即可，建议配置为三态

相似回答

cpld芯片不用的引脚设置成何种状态比较好?答：一般都是在EDA工具中设置为3-tir weak pullup。但也不一定，主要和你原理图有关，不影响的管脚悬空也是可以的，但最好设置为输入、或输出3-tir，避免管脚有冲突。其实，IO的设置是需要查看datasheet 和 SCH建议文档的，需要考虑干扰情况，这些文档中都有描述。

利用cpld编程有哪两种典型编程方法答：1、用户状态(User mode)：即电路中CPLD器件正常工作时的状态；2、配置状态(Configuration mode )：指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；3、初始化状态(Initialization)，此时CPLD/FPGA器件内部的各类寄存器复位，让I／O引脚为使器件正常工作作好准备。

CPLD和FPGA的编程和配置有哪些方式答：1、用户状态(User mode)即电路中CPLD器件正常工作时的状态；2、配置状态(Configuration mode )指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；3、初始化状态(Initialization)此时CPLD/FPGA器件内部的各类寄存器复位，让I／O引脚为使器件正常工作作好准备。ALTERA公司的开发系统MAX+PLUSⅡ可以生成...

quartus II8.0中,cpld引脚如何锁定答：quartus II8.0中,cpld引脚如何锁定 5 我正在用MAXII系列的CPLD,型号是EMP7032SLC44-10N,此芯片型号只有quartusII8.0才支持,但是在管脚锁定(按钮PinPlanner)的时候,发现框中没有管脚锁定的命令,只有一个CLPD的管脚图。... 我正在用MAX II系列的CPLD,型号是EMP7032SLC44-10N,此芯片型号只有quartus II8.0才支持,...