CPLD资源能全部使用么？一般最多能使用多少啊，使用99%跑起来会有什么问题么？

Question

如题所述

Answer 1

原则上设计不能超过80%资源，这是设计规范。
个人认为，如果你玩玩的话用99%的资源，只要时序能跑过布线能布下，当然也是没问题的。但是对于产品来说，这样的设计没有一点margin，后续如果有升级firmware的需求就玩完了。追问

我是用到了75%的宏单元，其他的基本就是过半，只有宏单元使用的多些，应该没问题吧？

追答

别的结构不太需要关注，只要关注global clock/reset，PLL等硬core资源，然后就是total LE/LUT4别超过80%就行了

追问

我看了一下我的程序综合之后，所有的布线都没问题，昨天添加了一个加一处理的功能，多设置了几个数组比较并进位处理，宏单元使用达到90%，其他的基本变化很小，您说的那些我到没从我总和报告看到相关具体信息，时钟好像没问题，PLL也没问题，LUT4好像是属于FPGA的吧，具体结果是这样的，不知道是好还是坏？