设主存周期为t
cache周期就为t/5
效率=（cache周期）/（平均访问时间）
代入就可得t=255ns
或：
cache 命中率为H,cache比主存快r，则85%=1/[r+(1-r)H]
得H=48/51
设cache周期为t,则主存4t，于是有60=t+(1-H)*4t得t=3060/63,进而主存周期4t=12240/63ns
扩展资料：
存储周期不同于主存储器存取时间的概念，在读操作情况下，主存的存取时间指的是从启动取数操作到数据存放主存缓冲寄存器之间所需的时间； 在写操作情况下，主存的存取时间指的是从主存缓冲寄存器取出将要写入主存的数据到启动存数操作之间所需的时间。
半导体存储器的周期时间通常稍大于其存取时间，而磁芯存储器的周期时间通常是其存取时间的两倍。
参考资料来源：百度百科-存储周期
温馨提示：答案为网友推荐，仅供参考
第1个回答 2020-12-26
主存储器周期是255ns；
解答如下：
设主存周期为t；
cache周期就为t/5；
效率=（cache周期）/（平均访问时间）；
代入就可得t=255ns；
扩展资料：
主存储器一般采用半导体存储器，与辅助存储器相比有容量小、读写速度快、价格高等特点。计算机中的主存储器主要由存储体、控制线路、地址寄存器、数据寄存器和地址译码电路五部分组成。
从70年代起，主存储器已逐步采用大规模集成电路构成。用得最普遍的也是最经济的动态随机存储器芯片（DRAM）。1995年集成度为64Mb（可存储400万个汉字）的DRAM芯片已经开始商业性生产，16MbDRAM芯片已成为市场主流产品。
DRAM芯片的存取速度适中，一般为50~70ns。有一些改进型的DRAM，如EDO DRAM（即扩充数据输出的DRAM），其性能可较普通DRAM提高10%以上，又如SDRAM（即同步DRAM），其性能又可较EDO DRAM提高10%左右。
本回答被网友采纳第2个回答 推荐于2017-12-15
设主存周期为t
cache周期就为t/5
效率=（cache周期）/（平均访问时间）
代入就可得t=255ns本回答被提问者和网友采纳
cache周期就为t/5
效率=（cache周期）/（平均访问时间）
代入就可得t=255ns本回答被提问者和网友采纳
第3个回答 2011-10-04
60\1
相似回答